Università degli Studi di Urbino Carlo Bo / Portale Web di Ateneo


PROGETTAZIONE DEI SISTEMI DI ELABORAZIONE

A.A. CFU
2007/2008 8
Docente Email Ricevimento studenti
Alessandro Bogliolo mercoledì 14:00-16:00

Assegnato al Corso di Studio

Giorno Orario Aula

Obiettivi Formativi

Il Corso ha lo scopo di illustrare le tecniche e i criteri di progettazione e dimensionamento di sistemi di elaborazione a microprocessore, con particolare riferimento alle conoscenze necessarie per confrontare diversi microprocessori, diverse architetture di memoria, diverse periferiche e diversi schemi di comunicazione tra i componenti del sistema, e per comprendere i concetti di microarchitettura e instruction set e la relazione tra linguaggio macchina e linguaggi ad alto livello.

Programma

01. Introduzione:
01.01 Contesto: tendenze tecnologiche e tendenze di mercato.
01.02 Parametri di progetto di un sistema di elaborazione.
01.03 Spazio di progetto e curve di Pareto.
01.04 Stime di parametri e benchmark.
01.05 Elementi di un sistema a microprocessore.

02. Il microprocessore:
02.01 Il microprocessore come componente di un sistema.
02.02 Specifica funzionale: il repertorio delle istruzioni.
02.03 Specifiche parametriche: prestazioni, consumo.
02.04 Ottimizzazioni dinamiche: out-of-order execution, speculazione.
02.05 Laboratorio: Sviluppo di microbenchmark per la caratterizzazione della microarchitettura.

03. La gerarchia di memoria:
03.01 Politiche di gestione della gerarchia di memoria.
03.02 Strategie per aumentare le prestazioni della cache.
03.03 Strategie per aumentare la larghezza di banda della memoria principale.
03.04 Memoria virtuale.
03.05 Laboratorio: Sviluppo di microbenchmark per la caratterizzazione della gerarchia di memoria.

04. Sistemi multiprocessore:
04.01 Tassonomia: memoria condivisa vs. memoria distribuita.
04.02 Comunicazione.
04.03 Consistenza e coerenza delle cache.
04.04 Sincronizzazione.

05. Memoria di massa e I/O:
05.01 Dispositivi di memoria di massa.
05.02 Prestazioni e affidabilità.
05.03 Ridondanza: RAID.
05.04 Dispotivi di memoria non volatile.
05.05 Dispositivi di I/O.

06. Tecniche di codifica per l'ottimizzazione di metriche di progetto:
06.01 Classificazione.
06.02 Codici a rivelazione d'errore.
06.03 Codici a correzione d'errore.
06.04 Codici a basso consumo.
06.05 Tecniche di compressione.

07. Sistemi a basso consumo di potenza:
07.01 Tecniche di riduzione del consumo di potenza.
07.02 Dynamic power management.
07.03 Energy scavenging.

Modalità Didattiche, Obblighi, Testi di Studio e Modalità di Accertamento

Modalità didattiche

Lezioni frontali ed esercitazioni di laboratorio

Obblighi

Nessuno.

Testi di studio

Hennessy, Patterson, "Computer Architecture: A Quantitative Approach", Morgan Kaufmann, 2001
(Hennessy, Patterson, "Architettura dei Computer: Un Approccio Quantitativo", Jackson Libri, 2001).

Modalità di
accertamento

Prova scritta, tesina individuale e prova orale

« torna indietro Ultimo aggiornamento: 29/08/2007


Condividi


Questo contenuto ha risposto alla tua domanda?


Il tuo feedback è importante

Raccontaci la tua esperienza e aiutaci a migliorare questa pagina.

Se sei vittima di violenza o stalking chiama il 1522

Il 1522 è un servizio pubblico promosso dalla Presidenza del Consiglio dei Ministri – Dipartimento per le Pari Opportunità. Il numero, gratuito è attivo 24 h su 24, accoglie con operatrici specializzate le richieste di aiuto e sostegno delle vittime di violenza e stalking.

Posta elettronica certificata

amministrazione@uniurb.legalmail.it

Social

Performance della pagina

Università degli Studi di Urbino Carlo Bo
Via Aurelio Saffi, 2 – 61029 Urbino PU – IT
Partita IVA 00448830414 – Codice Fiscale 82002850418
2021 © Tutti i diritti sono riservati

Top